LANDASAN TEORI Prosiding.Seminar.Radar.Nasional.2008

Prosiding Seminar Radar Nasional 2008., Jakarta, 30 April 2008., ISSN : 1979-2921. 129 merubah sinyal digital yang telah diolah sebelumnya menjadi sinyal analog. Dengan menerapkan fungsi phase accumulator pada rangkaian sinyal digital, arsitektur DDS dapat dirubah agar lebih fleksibel. Diagram blok arsitektur tersebut dapat diperlihatkan seperti pada gambar 2. Gambar 2. Frequency –Ttunable Sistem DDS [22] Apabila bagian DDS tersebut dilihat lebih detail, masing – masing blok mempunyai cara kerja dan sinyal output yang berbeda. Sinyal output yang berbeda tersebut dapat dilihat seperti pada gambar 3. Gambar 3. Gambaran Sinyal pada Blok DDS Sinyal yang dihasilkan dari masing –masing bagian dalam bentuk digital kemudian dirubah menjadi sinyal analog dengan menggunakan DAC. Angka – angka tersebut di simpan dalam sebuah memori yang disebut memori lookup table.

2.1.1. Phase Accumulator

Accumulator fasa berfungsi untuk menjumlahkan informasi fasa dari tahap sebelumnya. Karena yang akan disintesis adalah frekuensi, maka nilai frekuensi adalah tetap. Frekuensi adalah turunan pertama dari fasa . Turunan pertama tersebut bernilai konstan jika grafik fungsi fasa berbentuk garis lurus atau pertambahan nilai fasanya tetap. Karena itu accumulator ini juga disebut accumulator fasa. Ditinjau dari segi data yang diolah maka terdapat dua struktur accumulator, yaitu struktur accumulator yang memanipulasi data biner dan struktur accumulator yang beroperasi dengan basis desimal. Data yang diakumulasi oleh accumulator adalah data dengan format BCD Binary Coded Decimal. Accumulator pada dasarnya adalah gabungan antara perangkat yang disebut adder dan perangkat register . Dari kedua bagian perangkat ini, adder adalah bagian yang sering dioptimasi dilakukan peningkatan kerja , karena semakin lebar jumlah bit dalam accumulator, waktu tunda yang diakibatkan bagian adder tidak bisa diabaikan lagi. Optimasi blok accumulator tersebut menggunakan metode pipelining untuk rangkaian logika kecepatan tinggi, tetapi penerapan metode pipelining ini berpengaruh terhadap update rate dari DDS. Gambar 4. Diagram Blok Struktur Phase Accumulator [22] Nilai fasa yang tersimpan pada register frekuensi input ditambahkan ke nilai accumulator fasa , satu kali setiap perioda clock sistem. Hasil penjumlahan tersebut kemudian dimasukkan ke lookup tabel LUT . LUT akan merubah informasi fasa tadi menjadi informasi amplituda. Untuk accumulator seperti yang terlihat pada gambar 4, frekuensi output F out dan frekuensi clock F ref yang memiliki hubungan dengan nilai penambahan fasa dan dinyatakan dengan persamaan : .....................................................2.1 Pada persamaan 2.1, N adalah jumlah bit dalam accumulator fasa. Dengan menggunakan persamaan diatas maka akan dapat dihasilkan kenaikan frekuensi dengan satuan Hertz yang tepat. Proses akumulasi fasa dilakukan dengan lingkaran fasa. Gambar 5 menunjukkan akumulasi fasa dari sinyal sinus dengan frekuensi 18 frekuensi clock. Lingkaran menunjukkan akumulasi fasa sebesar π4 setiap siklus clock. Titik-titik pada garis lingkaran menunjukkan nilai fasa pada suatu waktu dan bentuk gelombang sinus menunjukkan representasi amplituda yang bersesuaian. Perubahan fasa ke amplituda terjadi dalam lookup table. Terlihat bahwa penambahan fasa selama periode clock adalah π4 radian atau 18 dari . Osilasi sinus merupakan vektor yang berputar di sekeliling lingkaran fasa seperti ditunjukkan pada gambar 6. Setiap titik pada lingkaran fasa ini berkorespondensi dengan satu titik tertentu pada gelombang keluaran dan titik ini dihasilkan sebagai vektor bergerak di sekeliling lingkaran fasa. Satu putaran pada lingkaran fasa merupakan satu siklus sinusoidal. Jumlah titik diskrit lingkaran fasa sesuai dengan resolusi accumulator fasa. Nilai kendali frekuensi masuk k menunjukkan ukuran lompatan atau jump size. Dalam domain waktu, sinyal yang dihasilkan dapat dituliskan sebagai persamaan : ............................2.2 DDS melakukan proses sampling pada saat t = nT ref dengan T ref adalah interval sampling, dan F ref = 1T ref dalah frekuensi referensi untuk n = 0,1,… Prosiding Seminar Radar Nasional 2008., Jakarta, 30 April 2008., ISSN : 1979-2921. 130 Gambar 5. Lingkaran Fasa Gambar 6. Hubungan Fasa Dengan Amplituda Setiap amplituda sample xnT ref dikalkulasi untuk mendapatkan fasa , dimana : ....................................2.3 Dengan F out =k.F ref . F ref adalah resolusi frekuensi yang juga merupakan frekuensi minimum yang dapat dihasilkan jika menggunakan referensi frekuensi F ref . F ref sama dengan Fref2 N , sehingga: .................................................2.4 Nilai frekuensi keluaran yang diberikan oleh persamaan 2.4 juga disebut dengan DDS Tuning Equation . Substitusi persamaan 2.4 ke persamaan 2.2 dengan dan t=nT ref akan menghasilkan : ..........................2.5 Deretan sampel tergantung dengan besarnya n dan k. Dalam persamaan diatas n sebagai indeks waktu dan k sebagai indeks frekuensi. Dengan nilai k tetap dan nilai n berubah akan memperoleh alamat untuk sampel pada frekuensi tertentu. Tetapi jika besarnya nilai k dirubah dan nilai n tetap, akan diperoleh sampel yang berbeda, yaitu sesuai dengan frekuensi yang berbeda. Parameter inilah yang menyebabkan terdapat 2 cara perubahan frekuensi untuk sistem DDS [22]. Keluaran accumulator merupakan korelasi antara frekuensi yang diinginkan dengan clock dalam bentuk phase ramp. Keluaran ini selanjutnya akan menjadi masukan bagi blok ROM atau lookup table. Keluaran dari phasa accumulator dapat dilihat seperti pada gambar 7. Gambar 7. Keluaran Phase Accumulator

2.1.2. Sine lookup Table

Komponen kedua DDS adalah memori yang menyimpan pemetaan transformasi linier ωt→ sinωt. Karena sinyal keluaran dengan kualitas tinggi memerlukan lebih banyak bit untuk mendefinisikan ωt dan sin ωt, maka dibutuhkan memori yang lebih besar. Terdapat beberapa teknik implementasi untuk ROM ini. Teknik pertama adalah implementasi penuh PROM untuk 4 kuadran sebesar 360 o . Teknik ini memerlukan memory yang sangat besar. Teknik yang kedua adalah hanya mengimplementasikan satu kuadran sebesar 90 o , sedangkan untuk kuadran lain dilakukan operasi pembalikan dan pencerminan terhadap kuadran pertama. Pembalikan dilakukan oleh sinyal sign dan pencerminan dilakukan oleh sinyal quad . Hal ini dapat dilaksanakan karena informasi seluruh kuadran sudah terkandung pada kuadran pertama. Jika keluaran yang dibutuhkan harus memiliki kecepatan tinggi maka memori hanya memiliki waktu akses sedikit. Tetapi karena memori merupakan rangkaian paling lambat pada rangkaian sistem, maka diperlukan pendekatan lain untuk memperoleh efisiensi dan efektifitas. Cara pertama adalah dengan melakukan multipleks sebesar N memori, sehingga setiap satu memori hanya beroperasi pada 1N kecepatan clock sistem. Cara kedua adalah mengeksploitasi sifat monoton fungsi sinus, sehingga ukuran memori dapat dikecilkan menjadi 150 kali. Pada cara kedua ini dapat digunakan DSP Digital Signal Processor . Sehubungan dengan pengaturan frekuensi, dengan mengakses semua alamat PROM yang dikendalikan bit MSB, quad dan sign dengan kenaikan sebesar satu maka akan diperoleh frekuensi dasar. Frekuensi yang merupakan kelipatan tidak bulat dari frekuensi dasar akan dihasilkan, apabila tidak semua alamat ROM dicacah. Dalam hal ini selang alamat yang dicacah tidak bernilai satu. Gambar 8. Keluaran Sine lookup Table Suatu sistem DDS yang kompleks dilengkapi dengan kemungkinan untuk modulasi amplituda, frekuensi, dan fasa secara digital. Masukan blok LUT Prosiding Seminar Radar Nasional 2008., Jakarta, 30 April 2008., ISSN : 1979-2921. 131 ini dapat dimodulasi amplituda. Sehingga keluaran blok ini sudah dianggap keluaran sistem DDS dalam format digital. Adapun keluaran dari sine lookup table diperlihatkan seperti pada gambar 8.

2.1.3. Digital to Analog Converter DAC

Bagian terakhir yang menjadi rangkaian DDS adalah bagian yang melakukan perubahan dari sinyal digital menjadi sinyal analog untuk dapat digunakan dalam domain analog. Untuk memperoleh laju clock yang lebih tinggi dapat dilakukan dengan multiplek pada bagian logika dan memori, namun DAC akan membatasi unjuk kerja sistem. DDS dibatasi pada frekuensi yang cukup rendah. Frekuensi tertinggi berkaitan dengan frekuensi clock yang mampu diberikan kepada rangkaian. Pada metode DDS juga memiliki derau yang lebih besar dari metode lain. Maka untuk memperoleh keaslian spektrum yang lebih baik diperlukan proses filter pada keluaran dengan menggunakan Low Pass Filter LPF yang tepat.

3. MODEL PERANCANGAN SISTEM

Perancangan dan implementasi simulasi DDS dilakukan dengan menggunakan perangkat lunak simulator MATLAB R2007a 7.4.0.287. Aplikasi DDS disimulasikan akan digunakan pada sistem radar FMCW Frequency Modulated Countinous Wave. Untuk itu perlu diketahui hasil keluaran dari DDS dan hasil keluaran tersebut dapat dianalisa. Untuk mempermudah pemahaman prinsip kerja DDS maka hasil simulasi ditampilkan dalam bentuk domain waktu. Perancangan dilakukan dengan pembuatan program untuk setiap blok kemudian diamati dan diukur hasil keluaran dari masing – masing blok. Diagram blok sistem DDS yang dirancang diperlihatkan seperti pada gambar 9. Gambar 9. Gambaran Umum Masing – Masing Blok DDS [1] Dari sistem tersebut terdapat 4 blok yang harus dirancang. Masing – masing blok mempunyai keluaran yang berbeda. Pada perancangan sistem ini, akan ditampilkan hasil sinyal keluaran dari masing – masing blok, sehingga dapat dilihat dan dibandingkan kesesuaian sinyal hasil perancangan dengan teori yang telah dipelajari. Bagian – bagian yang dirancang adalah akumulator fasa, truncated phase, sine lookup table, DAC. Gambar 10. Flow Chart Sistem DDS Gambar 11. Flow Chart Phase Register Gambar 12. Flow Chart Phase Accumulator Gambar 13. Flow Chart Sine Lookup Table Prosiding Seminar Radar Nasional 2008., Jakarta, 30 April 2008., ISSN : 1979-2921. 132 Sebagai langkah awal perancangan sistem DAC, maka diperlukan diagram alir dari program yang akan disusun. Hal ini untuk memudahkan dalam pembuatan model sistem DAC. Bentuk flow chart untuk masing – masing blok dapat dilihat seperti pada gambar 10, 11, 12 dan 13.

4. SIMULASI PEMBANGKITAN SINYAL

PADA SISTEM DDS Untuk menganalisa simulasi yang dirancang, maka perlu ditambahkan perhitungan secara manual. Pada pembahasan ini akan dituliskan 2 contoh perhitungan berikut dengan hasil keluaran simulasi. 4.1. Kasus 1 Sistem dengan frekuensi clock 30 Hz, bit accumulator 4 dan tuning word 3, maka susunan data untuk masing – masing blok adalah sebagai berikut : • Data masukan • Phase register • Phase accumulator Data sinyal phase accumulator : Data sinyal dalam biner : Bentuk sinyal keluaran phase accumulator hasil simulasi diperlihatkan seperti pada gambar 15. Bentuk sinyal keluaran phase accumulator diperlihatkan seperti pada gambar 14. Gambar 14. Bentuk Sinyal Hasil Perhitungan Phase Accumulator Untuk Kasus 1 Gambar 15. Bentuk Sinyal Keluaran Phase Accumulator Hasil Simulasi Untuk Kasus 1 • Phase Truncated Data sinyal phase truncated : Data sinyal dalam biner : Bentuk sinyal keluaran phase truncated diperlihatkan seperti pada gambar 16. Gambar 16. Bentuk Sinyal Hasil Perhitungan Phase Truncated Untuk Kasus 1 Bentuk keluaran sinyal phase truncated hasil simulasi diperlihatkan seperti pada gambar 17. Gambar 17. Bentuk Sinyal Keluaran Phasa Truncated Hasil Simulasi Untuk Kasus 1. • Sine Lookup Table Perubahan fasa menjadi amplitudo :